Eftersom transistorstorlekarna fortsätter att krympa, förväntas Samsung bli det första gjuteriet som producerar 3nm-enheter. Vilka är fördelarna med att minska transistorstorleken, vilken teknik driver Samsungs nya process och när kommer 3nm att släppas för allmänheten?
Varför det är viktigt att minska storleken på en transistor för en ny generation av teknik
Sedan skapandet av de första elektroniska komponenterna har både forskare och ingenjörer försökt att fysiskt minska storleken på elektroniska delar så mycket som möjligt. Den mest uppenbara fördelen med att minimera elektroniska komponenter är att de låter dig bygga mindre eller mer komplexa konstruktioner i samma utrymme. Detsamma gäller för halvledare; Genom att minska storleken på transistorerna kan fler transistorer integreras i samma fält, vilket gör att fler processorer, hårdvaruacceleratorer och styrkretsar kan integreras.
Det finns dock ytterligare fördelar med att minska storleken på transistorer, som är något unika för halvledare. Till skillnad från kondensatorer och motstånd minimerar en minskning av storleken på transistorer mängden energi som förbrukas genom att använda mindre omkopplingsströmmar och mindre grindspänningar. Dessutom tillåter dessa små spänningar och fysiska dimensioner högre driftsfrekvenser, vilket är särskilt lämpligt för att förbättra entrådsbehandling (dvs. mer instruktionsöverföringskapacitet).
Således är de senaste kiselteknologierna generellt fokuserade på processorer baserade på ett stort antal kärnor eller lågeffektdrift. Standardfärdiga mikrokontroller, sensorer eller busskontroller som använder denna teknik hittas sällan, eftersom de är onödiga.
Vad vet vi om Samsungs 3nm-teknik?
Det är ingen hemlighet att halvledare är den mest avancerade enheten som produceras av mänskligheten, och den utrustning som krävs för produktion av sådana enheter överträffar många forskningsobjekt när det gäller komplexitet och kostnad. Det är också välkänt att den extrema komplexiteten som är involverad åtföljs av betydande risker, och halvledartillverkare möter nu rutinmässigt förseningar och svårigheter som aldrig har skådats förut. Således är halvledargjuterier ofta mycket hemlighetsfulla om sin forskning, kapacitet och tjänster.
Samsung är en av få halvledartillverkare som kan producera de modernaste halvledarna, och deras senaste tillkännagivande om 3nm-produktion har gjort ingenjörsvärlden upphetsad. Även om mycket av deras potential är dold för allmänheten, har allmän statistik om energiförbrukning och tillämpad transistorteknik släppts.
För det första kommer Samsungs nya 3nm-process att använda flerkanaliga fälteffekttransistorer (MBCFET), som är mångsidiga transistorer som använder nanoplattor istället för nanorör. Användningen av en omfattande grind tillåter inte bara fysiskt mindre transistorer, utan ger också bättre kopplingsegenskaper eftersom kanalen är helt omsluten av en grind. Dessutom tillåter användningen av nanoskikt för kanalen exakt styrning av dimensioner, vilket resulterar i mindre variation mellan samma transistorer.
För det andra är stigningen för transistorgrinden 40 nm och interaktionsarean är 32 nm. Även om tekniken kan kallas 3nm, bör det förstås att det kommer att hänvisa till en specifik egenskap (som kanalbredd eller dörrbredd). Gates och kanaler måste separeras på ett visst avstånd för att säkerställa att transistorerna inte stör varandra.
För det tredje har Samsung publicerat allmänna siffror om förbättringar som tillhandahålls av 3nm jämfört med 7nm processteknik. Enligt Samsung minskar deras 3-nanometer-övergång strömförbrukningen med 50 %, förbättrar enhetens totala prestanda med 30 % och minskar den totala halvledararean med 45 %. När det gäller transistortäthet förväntas den nya noden tillåta 202 miljoner transistorer per mm2.
När kommer Samsungs 3mn-teknik vara klar?
För närvarande är 3nm fortfarande under forskning, men riskproduktion förväntas påbörjas 2022. I detta skede produceras kommersiella enheter, men kunderna informeras om produktionsrisker som inte är kända i dagsläget. När risken är framtagen (bevisar produktionsprocessen) kommer den att släppas för alla konstruktioner (mest troligt mellan 2023 och 2024).
En av riskerna med den nya 3nm-noden är användningen av en ny transistortopologi. Äldre uppgraderingar vid transistorövergången skulle ofta använda samma designstil (t.ex. från 20nm FinFET till 14nm FinFET), och riskerna förknippade med en sådan design och utrustningen som används för att producera dessa designs är i allmänhet väl förstått. Men när Samsung går över till GAA-transistortopologin kommer det att se att Samsung drastiskt efterfrågar nya tillverkningstekniker. Även om detta kan replikeras i laboratoriet, kan det vara ett helt annat scenario när man försöker skapa alla våfflor för massproduktion.
Den nya 3nm-tekniken som demonstreras av Samsung erbjuder spännande nya möjligheter inom halvledardesign, och användningen av GAA-transistorer kommer att öppna en ny generation lågeffekts högpresterande processorer. Kommer de första satserna av enheter på 3 nanometer att bli framgångsrika, och i så fall kommer deras produktivitet att erbjuda kunderna en kostnadseffektiv lösning? Svaret kommer med tiden.
